PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-248771

(43)Date of publication of application: 17.09.1999

(51)Int.CI.

G01R 29/08 G06F 17/18

H03M 1/08

(21)Application number: 10-071429

(71)Applicant: ANRITSU CORP

KANKYO DENJI GIJUTSU KENKYUSHO:KK

(22)Date of filing:

05.03.1998

(72)Inventor:

UCHINO SEIJI

SHINOZUKA TAKASHI

HOSOYA HARUHIKO


(54) APPARATUS FOR MEASURING CROSS OVER VALUE RATE DISTRIBUTION

(57)Abstract:

PROBLEM TO BE SOLVED: To realize high amplitude resolution in a small circuit scale with a small

consumption of power.

SOLUTION: In this apparatus 20, a first histogram detection circuit 23 detects an output frequency Hu for every quantization level of data obtained by quantizing in a predetermined measurement period analog input signals S by an A/D converter 21. Moreover, a data selection circuit 24 selects steadily either a larger or a smaller one of data output from the A/D converter 21 and data next to the data, and a second histogram detection circuit 25 detects an output frequency Hv for every quantization level of the selected data. A cross over value for every quantization level of the input signals is calculated on the basis of these detected output frequencies.



LEGAL STATUS

[Date of request for examination]

24.09.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2899879

[Date of registration]

19.03.1999

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-248771

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl. ⁶		識別記号	FΙ			
G01R	29/08		G 0 1 R	29/08	Z	
G06F	17/18		H03M	1/08	A .	
H03M	1/08		G06F	15/36	Z	


		審査請求 有 請求項の数3 FD (全 16 頁)							
(21)出願番号	特願平10-71429	(71)出願人 000000572 アンリツ株式会社							
(22)出顧日	平成10年(1998) 3月5日	東京都港区南麻布5丁目10番27号							
		(71)出願人 596183206 株式会社環境電磁技術研究所 宮城県仙台市青葉区南吉成6丁目6番地の 3							
		(72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内							
		(74)代理人 弁理士 早川 誠志							
		最終頁に続く							

(54) 【発明の名称】 交差率分布測定装置

(57)【要約】

【課題】 小さな回路規模で少ない消費電力で高い振幅 分解能を実現する。

【解決手段】 A/D変換器21によってアナログの入 力信号Sを所定の測定期間中に量子化したデータの各量 子化レベル毎の出力頻度 Huを第1のヒストグラム検出 回路23によって検出するとともに、A/D変換器21 から出力されたデータとその次のデータのうち、大きい 方または小さい方のいずれか一方をデータ選択回路24 によって定常的に選択し、その選択したデータの量子化 レベル毎の出力頻度Hvを第2のヒストグラム検出回路 25によって検出し、これら検出した出力頻度に基づい て、入力信号の量子化レベル毎の交差率を算出する。



【特許請求の範囲】

【請求項1】アナログの入力信号を順次サンプンリング し量子化してディジタルのデータに変換して出力するA /D変換器と、

1

所定の測定期間中に前記A/D変換器から出力されたデータの前記A/D変換器の量子化レベル毎の出力頻度を求める第1のヒストグラム検出手段と、

前記A/D変換器から出力されたデータとその次のデータとを順次比較し、大きい方または小さい方のいずれか一方を定常的に選択して出力するデータ選択手段と、前記測定期間中に前記データ選択手段から出力されたデータの前記A/D変換器の量子化レベル毎の出力頻度を求める第2のヒストグラム検出手段と、

前記第1のヒストグラム検出手段によって検出された出力頻度と前記第2のヒストグラム検出手段によって検出された出力頻度に基づいて前記入力信号の量子化レベル毎の交差率を求める交差率演算手段とを備えた交差率分布測定装置。

【請求項2】前記交差率演算手段は、

第1のヒストグラム検出手段によって検出された各量子化レベル毎の出力頻度と、第2のヒストグラム検出手段によって検出された各量子化レベル毎の出力頻度とについて、同一の量子化レベルに対応する出力頻度同士の差を求める手段と、該差を量子化レベルの順に累積して交差率を算出する手段とによって構成されていることを特徴とする請求項1記載の交差率分布測定装置。

【請求項3】前記交差率演算手段は、

第1のヒストグラム検出手段および第2のヒストグラム 検出手段によって検出された各量子化レベル毎の出力頻 度をそれぞれ量子化レベルの順に累積する手段と、該累 積値同士を減算して交差率を算出する手段とによって構 成されていることを特徴とする請求項1記載の交差率分 布測定装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電磁環境を統計的 に評価するための一つの尺度として、信号の交差率、即 ち、妨害波等の包短線信号が単位時間内に予め設定され たしきい値を正方向または負方向に交差する回数を、各 しきい値毎に測定する交差率分布測定装置において、そ 40 の構成を簡素化するための技術に関する。

[0002]

【従来の技術】電磁妨害波による通信や放送への影響を評価する場合、妨害波の統計パラメータとして振幅領域での基本特性である振幅確率分布(APD)とともに時間領域での基本特性である交差率分布(CRD)特性が重要な要素となる。

【0003】交差率は、被測定対象のアナログ信号が特定のレベルを正方向(あるいは負方向)に交差する単位時間当りの回数で定義される。

【0004】との交差率の分布を測定するために、従来では図10に示す交差率分布測定装置10が用いられていた。

2

【0005】との交差率分布測定装置10は、入力端子10aから入力されるアナログの信号Sと、しきい値電圧発生回路12から出力される値の異なるしきい値電圧 e_1 、 e_2 、…、 e_n とをM個の電圧比較器121~121 は、信号Sがそれぞれのしきい値電圧を越えたときに立ち上がるバルスをそれぞれアンド回路131~131 に出力する。

【0006】各アンド回路13、 ~ 13 は、後述する制御回路15から出力されるゲート信号Gを受けている間だけ、各電圧比較器12、 ~ 12 の出力パルスを通過させる。

【0007】各アンド回路13、 ~ 13 、から出力されるパルス信号は、それぞれ2進カウンタ14、 ~ 14 、 に入力されて計数される。

【0008】制御回路15は、各2進カウンタ14、~14』に対してリセット信号Rを出力してその計数内容をリセットしてから、各アンド回路13、~13』に一定時間T(測定時間)だけハイレベルのゲート信号Gを出力して、各電圧比較器12、~12』の出力パルスを各2進カウンタ14、~14』で計数させる。

【0009】次に、この交差率分布測定装置10の動作について説明する。なお、説明を簡単にするために、しきい値電圧の数Mを8とする。

【0010】例えば各2進カウンタがリセットされてから、図11の(a)に示すアナログ信号Sが測定時間Tの間に入力されると、各電圧比較器12、 ~ 12 。は図11の(b1) \sim (b8)に示すように、信号Sが各しきい値を正方向に交差するときに立ち上がり、負方向に交差するときに立ちというる。

【0011】各2進カウンタ14、 ~ 14 。は、T秒間 にアンド回路13、 ~ 13 。から出力されるパルスの立ち上がりを図11の(c1) \sim (c8)のようにそれぞれ計数する。

【0012】したがって、T秒間が経過したときの各2 進カウンタ14、~14。の計数結果C(1)~C

(8)は、時間Tの間に信号Sが各しきい値電圧 $e_1 \sim e_s$ を正方向に越えた回数を示しており、この各回数を時間Tで除算することによって、しきい値毎の交差率が判る。ここで、時間Tを単位時間(1 秒)に設定すれば、各2 進カウンタ1 4 1 4 の計数結果が交差率を示し、この計数結果から交差率の各しきい値毎の分布が判る。

【0013】なお、交差率分布の測定には、前記したように信号がしきい値電圧を正方向に越える正交差率を測定する場合と、信号がしきい値電圧を負方向に越える負50 交差率を測定する場合とがあり、負交差率分布を求める

場合には、各電圧比較器12、~12。の入力を入れ替 えるか、2進カウンタを立ち下がりでカウントさせると とで対応できる。

[0014]

【発明が解決しようとする課題】しかしながら、前記し たような従来の交差率分布測定装置で、高い振幅分解能 を実現しようとすると大きな問題が生じる。

【0015】即ち、振幅分解能を高くするために、しき い値電圧の差を小さくしてしきい値の数を増やすと、そ れに応じて電圧比較器、アンド回路および2進カウンタ 10 の数を増やさなければならない。例えば200段階のし きい値を設定する場合、電圧比較器、アンド回路および 2進カウンタの数もそれぞれ200個ずつ必要となり、 回路規模が大きくなり、消費電力が大きくなってしま い、例えば測定装置の携帯化が困難になる。

【0016】本発明は、この課題を解決した交差率分布 測定装置を提供することを目的としている。

[0017]

【課題を解決するための手段】前記目的を達成するため に、本発明の交差率分布測定装置は、アナログの入力信 号を順次サンプンリングし量子化してディジタルのデー タに変換して出力するA/D変換器と、所定の測定期間 中に前記A/D変換器から出力されたデータの前記A/ D変換器の量子化レベル毎の出力頻度を求める第1のヒ ストグラム検出手段と、前記A/D変換器から出力され たデータとその次のデータとを順次比較し、大きい方ま たは小さい方のいずれか一方を定常的に選択して出力す るデータ選択手段と、前記測定期間中に前記データ選択 手段から出力されたデータの前記A/D変換器の量子化 レベル毎の出力頻度を求める第2のヒストグラム検出手 段と、前記第1のヒストグラム検出手段によって検出さ れた出力頻度と前記第2のヒストグラム検出手段によっ て検出された出力頻度に基づいて前記入力信号の量子化 レベル毎の交差率を求める交差率演算手段とを備えてい

[0018]

【発明の実施の形態】本発明の実施の形態を説明するに 前に、その測定原理について説明する。本発明の交差率 分布測定装置は、A/D変換器によってアナログ信号を ディジタルのデータに変換し、そのデータの集合につい てのヒストグラムHuと、A/D変換器から連続して出 力された2つのデータから選択したデータの集合につい てのヒストグラムHvとを求め、このヒストグラムH u、Hvに基づいて、アナログ信号が所定の測定期間中 にA/D変換器の各量子化レベルを正方向あるいは負方 向に交差する回数を求めようとするものである。

【0019】ととで、A/D変換器の量子化ステップを △、各量子化レベルをm△(mは整数)とし、k番目の サンプリング値S、があるmについてm∆≦S、<(m +1) Δのとき、A/D変換器からはmに等しいデータ 50 り、デルタ関数δ(r)は、r=0のとき1、r≠0の

U(k)が出力されるものとする。また、A/D変換器 のサンプリング周波数は入力信号の周波数に対して十分 高いものとする。

4

【0020】上記条件のもとで、A/D変換器から一定 の測定時間内に出力されたデータ列U(0)、U (1)、…、U(N-1)について正交差および負交差 について考える。

【0021】正交差は、k-1番目に出力されたデータ U(k-1)よりk番目に出力されたデータU(k)が 大きい場合に発生し、その間にアナログ信号はU(k-1) +1, U(k-1)+2, ..., U(k)-1, U(k) の各値に量子化ステップ△を乗じた値と等しい量 子化レベルを1回ずつ正方向に交差している。

【0022】また、負交差は、k-1番目に出力された データU(k-1)よりk番目に出力されたデータU (k) が小さい場合に発生し、その間にアナログ信号 は、U(k-1)、U(k-1)-1、…、U(k)+1の各値に量子化ステップ△を乗じた値と等しい量子化 レベルを1回ずつ負方向に交差している。

【0023】また、k-1番目に出力されたデータU (k-1)とk番目に出力されたデータU(k)とが等 しい場合には、正交差も負交差も発生していない。 【0024】したがって、各量子化レベル毎に計数器を 用意しておき、連続して出力された2つのデータU(k -1)、U(k)を比較し、後のデータU(k)の方が 大きいとき、U(k-1)+1、U(k-1)+2、 …、U(k) − 1、U(k)の各値にそれぞれ対応する 計数器の計数値を1増加させるという処理を、データ列 U(0)~U(N-1)について行なえば、測定時間内 30 の各量子化レベル毎の正交差回数が得られる。

【0025】同様に、連続して出力された2つのデータ U(k-1)、U(k)を比較し、後のデータU(k) の方が小さいとき、データU(k-1)、U(k-1)-1、…、U(k)+1の各値にそれぞれ対応する計数 器の計数値を1増加させるという処理を、データ列U (0)~U(N-1)について行なえば、測定時間内の 各量子化レベル毎の負交差回数が得られる。

【0026】ところが、上記のように2つのデータの間 にある量子化レベルを逐次検出する方法は、データの大 40 小判定だけでなく、データ値そのものに依存した演算が 必要となり、処理が複雑化して演算時間が長くなってし まう。

【0027】そこで、データ間の量子化レベルの逐次検 出処理をせずに、正交差回数および負交差回数を求める 方法を考える。

【0028】正交差回数または負交差回数を求めるため に、単位ステップ関数h (s) およびデルタ関数δ (r)を導入する。なお、単位ステップ関数 h (s) は、s≥0のとき1、s<0のとき0となる関数であ

とき0となる関数である。

【0029】 データU (k-1) の値がaのとき、単位 ステップ関数h〔m-U(k-1)-1〕は図1の (a) に示すように、mがa + 1以上の範囲で1、mが a以下の範囲でOとなり、次のデータU(k)がaより 大きい値bのとき、ステップ関数h〔m-U(k)-1]は、図1の(b)に示すように、mがb+1以上の 範囲で1、mがb以下の範囲で0となる。

【0030】 この場合、アナログ信号は、m=a+1、 a+2、…、b-1、bに対応する各量子化レベルに正 10 交差しており、その正交差の存在範囲は、図1の(a) の1の部分から図1の(b)の1の部分を除いた範囲で あり、これは、図1の(b)の1と0とを反転させたも のと図1の(a)とで1が重なる範囲である。

【0031】また、データU(k)がaより小さい値c*

*である場合、図1の(c)に示すように、ステップ関数 h [m-U(k)-1]は、mがc+1以上の範囲で 1、mがc以下の範囲でOとなる。この場合、アナログ 信号はm = a、a - 1、…、c + 2、c + 1に対応する 各量子化レベルに負交差しており、その負交差の存在範 囲は、図1の(c)の1の部分から、図1の(a)の1 の部分を除いた範囲であり、これは、図1の(a)の1 と0とを反転させたものと図1の(c)とで1が重なる 範囲である。

6

【0032】これを単位ステップ関数を用いて示すと、 正交差の場合には、

 $h(m-U(k-1)-1) \{1-h(m-U(k)-1)\}$ 1)} となり、その総和、即ち、

C'
$$(m) = \Sigma_k h (m-1-U(k-1))$$

 $\times \{1-h (m-1-U(k))\} \cdots (1)$

(ただし記号 Σ_k は $k = 1 \sim N - 1$ までの総和を示す) が正交差回数である。

-1)

【0033】また、負交差の場合には、

※20 となり、その総和、即ち、

C-
$$(m) = \sum_{k} \{1 - h (m - 1 - U (k - 1))\}$$

 $\times h (m - 1 - U (k)) \cdots (2)$

が負交差回数である。

★うになる。

【0034】上式(1)、(2)を展開すると、次のよ★

C'
$$(m) = \sum_{k} h (m-1-U (k-1))$$

 $-\sum_{k} h (m-1-U (k-1)) h (m-1-U (k))$
..... (3)

C-
$$(m) = \Sigma_k h (m-1-U(k))$$

- $\Sigma_k h (m-1-U(k-1)) h (m-1-U(k))$
..... (4)

【0035】上式(3)、(4)の第2項のh〔m-1 -U(k-1)]h[m-1-U(k)]は、単位ステ ップ関数h〔m-1-U(k-1)〕と単位ステップ関 数h〔m−1−U(k)〕とで1が重なる部分であり、☆

☆これは、U(k−1)とU(k)のうち大きい方の値を V(k)をとすれば、h [m-1-V(k)]と等し e j

【0036】したがって、上式(3)、(4)は、

C'
$$(m) = \Sigma_k h (m-1-U (k-1))$$

 $-\Sigma_k h (m-1-V (k)) \cdots (5)$
C' $(m) = \Sigma_k h (m-1-U (k))$
 $-\Sigma_k h (m-1-V (k)) \cdots (6)$

となる。

◆ (ただし、記号 Σ , は、i=0~∞の総和を示す)で表 【0037】また、単位ステップ関数h (s) は、 δ 関 40 されるから、上式 (5) 、 (6) を δ 関数で書き換える と次式のようになる。

数を用いると、

 $h(s) = \Sigma_i \delta(i-s)$ [0038]

C'
$$(m) = \Sigma_i \{ \Sigma_k \delta \{ U(k-1) - (m-1-i) \} - \Sigma_k \delta \{ V(k) - (m-1-i) \} \cdots (7) \}$$

C' $(m) = \Sigma_i \{ \Sigma_k \delta \{ U(k) - (m-1-i) \} - \Sigma_k \delta \{ V(k) - (m-1-i) \} \cdots (8) \}$

[0039] CCT, $\Sigma_k \delta[U(k-1) - (m-1)]$ - i)] は、データU (0) ~U (N − 1) のなかで、 (m-1-i) に等しいデータの数 (ヒストグラム) を 示し、 $\Sigma_{\mathbf{k}}$ る〔V (\mathbf{k}) - ($\mathbf{m}-1-i$)〕は、連続し 50 ($\mathbf{m}-1-i$)〕は、データU (1) $\sim U$ (N-1) の

て出力された2つのデータから大きい方として選ばれた データのなかで、(m-l-i)に等しいデータの数 (ヒストグラム)を示し、また、Σ_k δ〔U(k)-

うになる。 [0042]

なかで、m-1-iに等しいデータの数(ヒストグラ ム)を示している。

【0040】したがって、これらのヒストグラムが得ら れれば、正交差回数および負交差回数が求められる。

【0041】上式をさらに簡単にするために、N個のデ

ータD(0)~D(N-1)の集合のなかでjに等しい*

C' (m)

 $= \Sigma_i \{ H(U(0) \sim U(N-2); m-1-i \}$ $-H(V(1) \sim V(N-1); m-1-i) \cdots (9)$

 $= \Sigma$, {H(U(1)~U(N-1); m-1-i) $-H(V(1) \sim V(N-1); m-1-i) \cdots (10)$

【0043】ここで、iの範囲は0~∞であり、mは有 限でその最小値をm。とすれば、m-(i+1)の範囲 $tm \sim m-1$ to 3

※【0044】したがって、m-1-i=jとすれば、上 式(9)、(10)は、

Ж

 C^+ (m) $= \Sigma_i \{ H(U(0) \sim U(N-2); j \}$ $-H(V(1) \sim V(N-1); j) \cdots (11a)$ $= \Sigma_1 H (U (0) \sim U (N-2) ; j)$ $-\Sigma_{i}$ H (V (1) \sim V (N-1); j) ... (11b) C^{-} (m) $= \Sigma_{i} \{ H(U(1) \sim U(N-1); j \}$ $-H(V(1) \sim V(N-1); j) \cdots (12a)$ $= \Sigma_{i} H (U (1) \sim U (N-1) ; j)$ $-\Sigma_{1} H(V(1) \sim V(N-1); j) \cdots (12b)$

(ただし、 Σ , は、j=m。 $\sim m-1$ の総和を示す)と

【0045】式(11a)から、データ列U(0)~U (N-1) について、量子化レベルm△に対する正交差 回数 C^+ (m)は、データU(0)~U(N-2)のな かでその値がjのデータの数から、データV(1) $\sim V$ (N-1) のなかでその値がjのデータの数を減じた結 果を、j=m。~m-lまでの範囲で累積した値に等し いことが判る。

【0046】また、式(11b)から、正交差回数C* (m) t, $\vec{r}-yU(0)\sim U(N-2)$ oxtime 0値が(m-1)以下のデータの累積数から、データV (1) ~V (N-1) のなかでその値が (m-1) 以下 のデータの累積数を減じた結果に等しいことが判る。

m△に対する量子化レベルm△に対する負交差回数C-

(m) d, $\mathcal{F}-9U$ (1) $\sim U$ (N-1) o c o c o値がjに等しいデータの数から、データV(1)~V (N−1)のなかでその値がjのデータの数を減じた結 果を、j=m。 $\sim m-1$ までの範囲で累積した値に等し いことが判る。

【0048】また、式(12b)から、量子化レベルm △に対する負交差回数 C (m) は、データ U (1) ~ U (N-1) のなかでその値が (m-1) 以下のデータ の総数から、データV(1)~V(N-1)のなかでそ 50 グ周期Tsだけ遅延されて、第1のヒストグラム検出回

の値が(m-1)以下のデータの総数を減じた結果に等 しいことが判る。

【0049】以上のように、正交差回数および負交差回 数は、データ列のヒストグラムと連続する2つのデータ 30 から大きい方として選択したデータ列のヒストグラムと の差の累積、またはヒストグラムの累積値と連続する2 つのデータから大きい方として選択したデータ列のヒス トグラムの累積値との差によって得られる。

【0050】次に、上記した測定原理に基づいて交差率 分布を測定する本発明の交差率分布測定装置の一実施形 態を説明する。

【0051】図2は、一実施形態の交差率分布測定装置 20の構成を示すブロック図である。図2において、A /D変換器21は、入力端子20aから入力されるアナ 【0047】同様に、式(12a)から、量子化レベル 40 ログの信号S(例えば妨害波の包短線信号)を所定の周 期Tsでサンプリングし量子化してnビット並列のディ ジタルのデータに変換して出力する。ここで、A/D変 換器21は、量子化のステップを△、mを例えば0~2 " - 1までの整数とすると、m△で示される2" 個の量 子化レベルを有し、信号Sをサンプリングしたときのレ ベルS、 $m\Delta \leq S$ 、 $< (m+1) \Delta m \geq \delta c$ 、 $m \geq 2$ 進化したデータUを出力するものとする。

> 【0052】A/D変換器21から出力されるデータ は、単位遅延回路22でA/D変換器21のサンプリン

と表すものとすれば、前記式(7)、(8)は、次のよ

* データの数、即ちヒストグラムを、 $H(D(0) \sim D(N-1); j)$

路23および後述するデータ選択回路24へ入力され

【0053】第1のヒストグラム検出回路23は、単位 遅延回路22から所定の測定期間Tに出力されたデータ 列U(0)~U(N-1)について、量子化レベル毎の 出力頻度Hu。、Hu,、Hu,、…、Hu、を検出す る($L=2^n-1$)。

【0054】との第1のヒストグラム検出回路23は、 例えば図2に示しているように、RAM23aとデータ 更新回路23bとによって構成されている。RAM23 aは、nビットのアドレス空間を有し、単位遅延回路2 2から出力されるnビットデータによって指定されたア ドレスに記憶されている頻度データHuをデータ更新回 路23bに出力する。データ更新回路23bはRAM2 3aから出力された頻度データHuに1を加算し、この 加算結果をRAM23aに記憶して、頻度データHuを 1だけ増加更新する。

【0055】データ選択回路24は、単位遅延回路22 から出力されているデータU(k-1)と、その次にA*

$$C^{+}$$
 (m)
= Σ_{+} {H (U (0) ~U (N-2); j)
-H (V (1) ~V (N-1); j)} ... (11a)

の演算を行い、正交差率を算出する。

【0059】第1の演算回路27は、第1のヒストグラ ム検出回路23によって検出された各出力頻度Hu。~ Hu, と第2のヒストグラム検出回路25によって検出 された出力頻度Hv。~Hv」との差を、次のように求 める。

[0060]

$$P(0) = Hu_0 - Hv_0$$

 $P(1) = Hu_1 - Hv_1$ **
$$C^{+}(0) = 0$$

$$C^{+}(1) = P(0)$$

$$C^{+}(2) = P(0) + P(1)$$

 C^+ (L) = P (0) + P (1) + P (2) + \cdots + P (L-1)

【0063】次に、簡単な数値例を図3によって説明す る。アナログ信号が測定時間T内に図3の(a)に示す ように入力されて、A/D変換器21から図3の(b) 出力されたとする。

【0064】このデータは単位遅延回路22を介して第 1のヒトスグラム検出回路23に入力され、そのヒスト グラムHuが図3の(d)のように検出される。

【0065】また、データ選択回路24によってA/D 変換器21から連続して出力された2つのデータのう ち、大きい方のデータV(1)~V(13)が図3の (c) に示すようにそれぞれ選択され、そのヒストグラ ムHuが第2のヒトスグラム検出回路25によって図3 の(e)のように検出される。

*/D変換器21から出力されたデータU(k)とをA/ D変換器21のサンプリング周期Tsに同期して順次比 較し、大きい方のデータ(これをV(k)とする)を選 択して、第2のヒストグラム検出回路25へ出力する。 【0056】第2のヒストグラム検出回路25は、デー タ選択回路24から前記測定期間T中に出力されたデー タ列Ⅴ(0)~Ⅴ(N−1)について、量子化レベル毎 の出力頻度Hv。、Hv,、Hv,、…、Hv,を検出 する(L=2"-1)。

10

【0057】第2のヒストグラム検出回路25は、第1 のヒストグラム検出回路23と同様に、nビットのアド レス空間を有するRAM25aとデータ更新回路25b とによって構成され、データ選択回路24からのnビッ トデータによって指定されたアドレスに記憶されている RAM25aの頻度データHvをデータ更新回路25b によって1だけ増加更新する。

【0058】交差率演算部26は、第1の演算回路27 と第2の演算回路28によって前記した式(11a)

 $P(L) = Hu_L - Hv_L$ 【0061】第2の演算回路28は、第1の演算回路2 7によって求められた量子化レベル毎の差値P(0)~ P(L)を累計して、入力信号の量子化レベル毎の正交 差率C⁺(m)を、次のように求める。

30 [0062]

 $\times P(2) = Hu_z - Hv_z$

【0066】そして、第1の演算回路27によって、同 一の量子化レベルに対応するヒストグラムHu、Hv同 士の差が、図3の(f)のように求められ、さらに、そ に示すように、14個のデータU(0)~U(13)が 40 の差を量子化レベルの順に加算した累積値が、第2の演 算回路28によって図3の(g)に示すように求められ る。

> 【0067】との第2の演算回路28の演算結果は、図 3の(a)に示したアナログ信号Sが各量子化レベルに 正交差した回数と一致している。

【0068】なお、測定時間Tを単位時間とすれば、こ の正交差回数は、正交差率そのものを示しており、測定 時間Tが単時間でなければ、正交差回数を測定時間Tで 除算することで各量子化レベル毎の正交差率を求めるこ 50 とができる(この場合、平均交差率となる)。

【0069】なお、ここでは、前記した式(11a)にしたがって正交差率を求めていたが、式(11b)のように、データU(0)~U(N-2)のなかでその値が(m-1)以下のデータの累積数から、データV(1)~V(N-1)のなかでその値が(m-1)以下のデータの累積数を減じて、正交差率 C^* (m)を求めた場合も結果は同じである。

【0070】また、前記した式(12a)、(12b) の演算を行なうことで、負交差率を求めるようにしても* *よい。

【0071】また、前記説明では、データ選択回路24は、2つのデータのうち大きい方を選択していたが、小さい方を選択することもできる。

12

【0072】との場合、2つのデータのうち小さい方のデータをV'(k)とすると、前記式(3)、(4)は、次のようになる。

[0073]

C'
$$(m) = \Sigma_k h (m-1-V' (k))$$

 $-\Sigma_k h (m-1-U (k)) \cdots (5)'$
C' $(m) = \Sigma_k h (m-1-V' (k))$
 $-\Sigma_k h (m-1-U (k-1)) \cdots (6)'$

【0074】 これらの式を δ関数で表すと、

C'
$$(m) = \Sigma_{i} \{ \Sigma_{k} \delta \{ V' (k) - (m-1-i) \} - \Sigma_{k} \delta \{ U (k) - (m-1-i) \} \cdots (7) '$$

C' $(m) = \Sigma_{i} \{ \Sigma_{k} \delta \{ V' (k) - (m-1-i) \} - \Sigma_{k} \delta \{ U (k-1) - (m-1-i) \} \cdots (8) '$

となる。

※グラムを用いて表すと、以下のようになる。

【0075】そして、上式(7)′、(8)′をヒスト※20 【0076】

C' (m) $= \Sigma_{i} \{H\{V'(1) \sim V'(N-1); j\} \\ -H\{U(1) \sim U(N-1); j\} \cdots (11a)'$ $= \Sigma_{i} H\{V'(1) \sim V'(N-1); j\} \cdots (11b)'$ $-\Sigma_{i} H\{U(1) \sim U(N-1); j\} \cdots (11b)'$ C' (m) $= \Sigma_{i} \{H\{V'(1) \sim V'(N-1); j\} \cdots (12a)'$ $-H\{U(0) \sim U(N-2); j\} \cdots (12a)'$ $= \Sigma_{i} H\{V'(1) \sim V'(N-1); j\}$ $-\Sigma_{i} H\{U(0) \sim U(N-2); j\} \cdots (12b)'$

【0077】上式(11a)'または(11b)'の一方の演算を交差率演算部で行なえば、正交差率を求めることができ、上式(12a)'または(12b)'の一方の演算を交差率演算部で行なえば、負交差率を求めることができる。

【0078】 このように、この実施形態の交差率分布測定装置は、アナログの入力信号をA/D変換器によって所定の測定期間中に量子化して得たデータの各量子化レベル毎の出力頻度を第1のヒストグラム検出手段によって検出するとともに、A/D変換器から出力されたデータとその次のデータのうち、大きい方または小さい方のいずれか一方を定常的に選択し、その選択したデータの量子化レベル毎の出力頻度を第2のヒストグラム検出手段によって検出し、これら検出した出力頻度に基づいて、入力信号の量子化レベル毎の交差率を算出している。

【0079】とのように、A/D変換器の量子化ステップで振幅分解能が決まり、高い振幅分解能が要求される場合でも、回路規模が大きくならず、消費電力も小さくて済み、装置の携帯化も容易になる。

【0080】また、データの大小比較は行なってはいるが、前記した2つのデータの間にある量子化レベルを逐次検出する方法とは違い、ヒストグラムに対して加減算を順番に行なうという極めて単純な処理で交差率を直接算出できる。

【0081】また、妨害波の統計パラメータとして重要な振幅領域での基本特性である振幅確率分布(APD)は、信号が特定のしきい値を越えている時間率の分布であり、これは、第1のヒストグラム検出回路23によって検出されたヒストグラムの累積演算によって容易に算出できるので、前記した構成にその演算部だけを追加するだけで、妨害波の統計パラメータとして振幅領域での基本特性である交差率分布(CRD)と振幅確率分布(APD)とを同時測定することができる。

[0082]

【他の実施の形態】前記実施形態では、第1のヒストグラム検出回路23 および第2のヒストグラム検出回路25をRAMとデータ更新回路26によって構成しているが、データの桁数が多い場合、データ更新回路26を250進加算器で構成すると、その桁上け動作に時間がかか

り、高速なデータサンプリングを必要とする場合に不利である。

13

【0083】とのような高速な動作が要求される場合には、ヒストグラム検出回路として、原始多項式によるデータ変換を行い、測定期間が終了してRAMからデータを読み出すときに、頻度データに変換する方法がある。*

$$G_n = 1 + h_1 x + h_2 x^2 + \dots + h_{p-1} x^{p-1} + x^p \dots (13)$$

(ただし、係数h、 $\sim h$,-, は0または1)で表される p次原始多項式によって決まる次段階の異なるデータに 変換して出力する。

【0085】ここで、データ変換回路56の詳細を説明 する前に、原始多項式を用いたデータ変換の原理につい て説明する。

【0086】入力されるpビットデータDを列ベクトル※

10 d, ') としたとき、列ベクトルD、D'が、前記式(13)の第2項目以降の係数を第1行とする正方行列Qpを用いて、D'=Qp・D、即ち、次式(14)
 【数1】

$$\begin{pmatrix}
d_{1} \\
d_{2} \\
d_{3}
\end{pmatrix} = \begin{pmatrix}
h_{1} & h_{2} & h_{3} & \cdots & h_{p-1} & 1 \\
1 & 0 & 0 & \cdots & 0 & 0 \\
0 & 1 & 0 & \cdots & 0 & 0 \\
0 & 0 & 1 & \cdots & 0 & 0 \\
\vdots & \vdots & \vdots & & \vdots & \vdots \\
0 & 0 & 0 & \cdots & 0 & 0 \\
0 & 0 & 0 & \cdots & 1 & 0
\end{pmatrix} \begin{pmatrix}
d_{1} \\
d_{2} \\
d_{4} \\
\vdots \\
d_{p-1} \\
d_{p}
\end{pmatrix} \cdots (i4)$$

の関係を満たすようにデータの変換を行う。なお、ここで変換後のデータ \mathbf{d}_1 $^{\prime}$ \sim \mathbf{d}_s $^{\prime}$ は、2 を法とする行列演算(和が偶数のとき 0 、奇数のとき 1)の結果である。

【0087】このようなデータ変換を行うと、pビット全て0のデータが入力されない限り、入力データと出力データとは1対1の関係があり、そのデータの種類は 2° -1通りとなる。そして、変換後のデータが次回の入力データとして入力されるようにすれば、初期データの列ベクトルD。に対して、k回目の変換によって得られる列ベクトルD。は、 $Qp^{*}\cdot D$ 。によって得られる。【0088】初期データの列ベクトルD。が既知であれば、k=1、k=2、…、 $k=2^{\circ}-1$ (=s) までの変換結果 D_1 、 D_1 、…、 D_2 も一つのないで、このをに対する変換結果 D_2 、…、 D_3 も一つのでで、 D_3 、…、 D_3 を予めテーブルに記憶しておき、計測終了後のRAM 55のデータに対応する10の値をテーブルから読み出せば、10の名のとストグラムが判る。

【0089】ここで、前記したように p を例えば 26と すると、その原始多項式は、

 $Gp = 1 + x^2 + x^6 + x^{26}$

で与えられるが、この原始多項式に対応したテーブルの 容量は約210Mバイト以上となってしまい、通常のメ モリで構成することは困難である。 【0090】そこで、pビットのデータを、2のべき乗から1を減じた値($2^{pl}-1$)が互いに素となり、その総和($p_1+p_2+\cdots+p_r$)がpに等しくなるビット数のデータに分割する。例えば、26ビットのデータる、7ビット($p_1=7$)、9ビット($p_2=9$)、10ビット($p_3=10$)のデータに分割して、テーブルの容量を少なくしている。

【0091】ただし、このように分割した場合、計測後にRAM55から読み出した7ビット、9ビット、10ビットのデータに対応するkの値をそれぞれのテーブルから単純に読み出しただけでは頻度データは得られないが、前記したように、各分割したデータのビット数について、その2のべき乗から1を減じた値が互いに素なので、剰余数系または中華剰余定理と呼ばれる方法によって頻度データを得ることができる。

【0092】以下、データ変換回路560具体例を図5に基づいて説明する。このデータ変換回路56は、7次原始多項式($1+x+x^2$)と9次原始多項式(1+x $^1+x^3$)と10次原始多項式($1+x^3+x^{19}$)とにそれぞれ対応した3組の線形論理回路 $57\sim58$ によって26ビットのデータ変換を行うものである。

【0093】即ち、線形論理回路57は、7次原始多項式(1+x+x⁷)に基づいて7ビットの入力データを変換するものであり、RAM55から出力される第1~50 第7ビットまでの7ビットデータ(d。d.u.d.u.d.

。) をラッチ回路57aでラッチし、第1ビットおよび 第2ビットのラッチデータd。、d、をEXOR回路5 7 b に入力してその出力を第7 ビットの変換データ d。'とし、第2~第7ビットのラッチデータd, d 2 d。をそれぞれ1ビット分ずらして第1~第6 ビットの変換データd。′ . d , ′ . … . d , ′ とし、 RAM55のデータ入力端子Iの第1~第7ビットに入 力する。

【0094】との線形論理回路57は、第1行が7次原 始多項式(1+x+x')の係数に対応して(1000 10 001)となる正方行列Q,を用いてデータの変換を行 っていることになり、その変換データを次回の入力デー タとして入力することによって、7ビット全部が0のデ ータを除く(2'-1)種類の異なる7ビットデータを 決まった順番に発生する。

【0095】また、線形論理回路58は、9次原始多項 式 (1+x'+x') に基づいて 9 ビットの入力データ を変換するものであり、RAM55から出力される第8 ~第16ビットまでの9ビットデータ(d, d, m) . d,,) をラッチ回路58aでラッチし、第8ビットお よび第12ビットのラッチデータd,、d11をEXOR 回路58bに入力してその出力を第16ビットの変換デ ータd,s'とし、第9~第16ビットのラッチデータd 。, d, . …, d1, をそれぞれ1ビット分ずらして第8 ~第15ビットの変換データd, ', d。', …

d₁₄′とし、RAM55のデータ入力端子Iの第8~ 第16ビットに入力する。

【0096】この線形論理回路58は、第1行が9次原 始多項式(1+x⁴+x⁹)の係数に対応して(000 100001)となる正方行列Q。を用いてデータの変 換を行っていることになり、その変換データを次回の入 力データとして入力するように構成することによって、 (2°-1)種類の異なる9ビットデータを決まった順 番に発生する。

【0097】同様に、線形論理回路59は10次原始多 項式 (1+x³+x¹⁰) に基づいて10ビットの入力デ ータを変換するものであり、RAM55から出力される 第17~第26ビットまでの10ビットデータ(d16. d₁₇ … d₂₅) をラッチ回路59aでラッチし、第1 7ビットおよび第20ビットのラッチデータd16、d19 をEXOR回路59 bに入力してその出力を第26ビッ トの変換データd,,,'とし、第18~第26ビットのラ ッチデータd17. d18. …. d2sをそれぞれ1ビット分 ずらして第17~第25ビットの変換データd,s', d 1, '. ···. d2. ' とし、RAM55のデータ入力端子I の第17~第26ビットに入力する。

【0098】この線形論理回路59は、第1行が10次 原始多項式(1+x³+x¹°)の係数に対応して(00 1000001)となる正方行列Q10を用いてデータ の変換を行っていることになり、その変換データを次回 50 ~67の出力値k。、k。、k。の関係を図6に示す。

の入力データとして入力するように構成することによっ て、(210-1)種類の異なる10ビットデータを決ま った順番に発生する。

16

【0099】なお、上記した各線形論理回路57~59 は、共に3つの項からなる原始多項式を用いているが、 このように最小項数の多項式を用いることで、実際の回 路構成を簡単化(EXOR回路が少ない)することがで きる。

【0100】上記した、2'-1(=127)、2'-1 (=511)、210-1 (=1023) は互いに素な 整数であるから、データ変換回路56は、(2'-1) \cdot (2°-1) \cdot (2°-1) 通り (66389631 通り)のデータを出力することができ、これは前記した ように20ナノ秒の時間分解能で1秒間計測するときに 必要な最大計数値5×10'よりも大きい。なお、ラッ チ回路57a~59aは、共通のラッチ信号しによって 入力データをラッチする。

【0101】なお、図4においてRAM55のデータ入 力端子 I に接続されているスイッチ54は、測定開始時 20 にRAM55に基準となる初期データ(全ビット1)を セットするためのものである。

【0102】所定の測定時間が経過したのち、RAM5 5に記憶されているデータはデータ変換回路56の各線 形論理回路57~59に対応する変換テーブル65、6 6、67に出力される。

【0103】変換テーブル65には、前記7次原始多項 式に基づいて基準となる初期データDa。からk。回目 $(k_a = 0 \sim 126)$ に変換された各データDa。、D a₁、Da₂、…、Da₁₂。が各値k₂に対応付けされ て記憶されており、RAM55から読み出される26ビ ットのデータの第1~第7ビットのデータに対応した値 k』を出力する。

【0104】変換テーブル66には、前記9次原始多項 式に基づいて初期データDb。からk。回目(k。=0 ~5 1 0) に変換された各データDb。、Db, 、Db 2、…、Db,10 が各値k。に対応付けされて記憶され ており、RAM55から読み出されるデータの第8~第 16ビットのデータに対応した値k。を出力する。

【0105】変換テーブル67には、前記10次原始多 項式に基づいて初期データDc。からk。回目(k。= 0~1022) に変換された各データDc。、Dc,、 Dcぇ、…、Dc、。、、が各値k、に対応付けされて記憶 されており、RAM55から読み出されるデータの第1 7~第26ビットのデータに対応した値k。を出力す る。

【0106】ととで、データ変換回路56によってデー タが実際に書換えられた回数H(そのデータを記憶して いたRAM55のアドレスがA/D変換器21の出力デ ータによって選択された回数)と、各変換テーブル65

【0107】との図において、前記したように127 $(=2^{7}-1)$, 511 $(=2^{9}-1)$, 1023 (=210-1) は互いに素なので、各変換テーブル65~6 7から出力される値 k 、 k 。 、 k 。 が共に等しくなる のは、0~126までの範囲である。したがって、この 範囲で、 k 。 = k 。 = k 。が成立する場合には、その値 が実際の書換回数Hを直接表すことになる。

【0108】しかし、書換回数Hが126回を越えた計 測データに対する各変換テーブル65~67から出力さ れる値k、 k、 k、 から真の書換回数Hを直接求め 10 ることができない。

【0109】そこで、各変換テーブル65~67から出 力される値 k。、k。、k。を頻度演算手段68に入力 して、剰余数系または中華剰余定理と呼ばれる方法を用 いて実際の書換回数(頻度)Hを求めている。

【0110】以下、前記方法の一演算手順であるGar*

の演算によって求める。

【0113】頻度演算手段68は、上記演算を変換テー ブル65~67から出力される値k。、k。、k。に対 して順次行い、RAM55の各アドレス値(0~2°- に対する演算結果H(0)、H(1)、…、H(2) 『 −1)を各量子化レベル毎の頻度データとして頻度デ ータメモリ69に記憶する。

【0114】このような構成のヒストグラム検出回路を 前記実施形態の第1、第2のヒストグラム検出回路とし て用い、各頻度データメモリ69に記憶された頻度デー タから前記したように、正交差率または負交差率を求め る。このようにヒストグラム検出回路を構成すれば、A /D変換器の出力データの桁数が多い場合でも、高速な サンプリングが行なえる。

【0115】また、RAMに記憶したデータの内容を複 数の線形論理回路からなるデータ変換回路56によって 遷移させるようにしているので、2進カウンタを用いた 従来装置に比べて、極めて小規模に実装することがで き、少ない消費電力で小型な高い分解能の交差率分布測 定装置を提供することができ、携帯使用等に特に便利で ある。また、各量子化レベル毎の計測結果はRAM55 のデータ出力端子から読み出されるので、振幅分解能を 髙くしてもその読出用のバスの静電容量が増加すること はなく、計測結果を安定に且つ高速に読み出すことがで きる。

【0116】上記のようにRAMを用いたヒストグラム 検出回路の速度の限界は、RAMのアクセス速度によっ て制限されるが、以下に示すように、さらに高速なヒス トグラム検出回路を用いることもできる。

【0117】図7に示すヒストグラム検出回路は、A/ D変換器21またはデータ変換回路24からのnビット (例えば8ビット) 並列のデータAをデコーダ72に入 力している。

*ner法を示す。即ち、頻度演算手段68は、予めm, $=2^{7}-1$ 、 $m_{2}=2^{9}-1$ 、 $m_{3}=2^{10}-1$ の各値、 m₁ · m₂ の値、m₁ · m₂ · m₃ の値、および次の合 同式(15)

 $U_{ij} \cdot m_i \equiv 1 \pmod{m_i} \cdots (15)$ (ここで、(mod y)は演算結果をyで割ったとき の余りを示す)を満たす3個の係数 U_{ij} (i < j)を記 憶している。

【0111】そして、以下の漸化式により、 k。、 k、、k、からv、、v、、v、を計算する。

 $V_a = k_a$

 $v_b = (k_b - v_a) U_{12} \mod m_2$ $v_c = ((k_c - v_a) U_{13} - v_b) U_{23} \mod m$

【0112】そして、書換回数Hを次式(16)

 $H = (v_1 + m_1 v_2 + m_1 m_2 v_3) \mod m_1 m_2 m_3 \cdots (16)$

【0118】デコーダ72は2°(=N)本の出力端子 を有しており、入力されるデータAが示す値(0~2° 20 -1)に対応した出力端子から選択信号を出力する。

【0119】デコーダ72の各出力端子には、記憶変換 回路73、~73、が接続されている。

【0120】また、各記憶変換回路73,~73,に は、データをシリアル転送するための転送用シフトレジ スタ771~77,がそれぞれ設けられている。

【0121】図8は、pを30にした場合の1組の記憶 変換回路 7 3 および転送用シフトレジスタ 7 7 の具体的 な回路構成を示している。との図に示すように、記憶変 換回路73は30ビットのデータの記憶およびその書換 30 えを行うために、線形帰還型の3組の線形論理回路7 4、75、76に分割されている。

【0122】線形論理回路74は、9次原始多項式(1 **+ x¹ + x³)** に基づいて 9 ビットデータの書換えを行 うもので、9段のシフトレジスタ74aの最終段の出力 と、最終段側から数えて5段目の出力とをEXOR回路 74 bに入力し、その出力を初段に入力するように構成 されている。

【0123】線形論理回路75は、10次原始多項式 $(1+x^3+x^{10})$ に基づいて10ビットデータの書換 えを行うもので、10段のシフトレジスタ75aの最終 段の出力と、最終段側から数えて4段目の出力とをEX OR回路75bに入力し、その出力を初段に入力するよ うに構成されている。

【0124】線形論理回路76は、11次原始多項式 (1+x'+x'1) に基づいて11ビットデータの書換 えを行うもので、11段のシフトレジスタ76aの最終 段の出力と、最終段側から数えて3段目の出力とをEX OR回路76bに入力し、その出力を初段に入力するよ うに構成されている。

50 【0125】各シフトレジスタ74a~76aは、セッ

19

ト信号Setを受けると基準となる初期データ(例えば全ビット1のデータ)をセットし、デコーダ72からの選択信号を受けている状態でクロック信号Ckが立ち下がると、そのデータを初段側から後段側へ1段シフトして、データを次段階へ遷移させる。

[0126] したがって、各線形論理回路74~76の 遷移前の各段のデータと遷移後の各段のデータとの間には、前記した式(14)の関係がそれぞれ成り立ち、測定時間Tが経過した後に各線形論理回路74~76に保持されているデータに基づいて、初期データからの遷移 回数を求めることができる。

【0127】転送用シフトレジスタ77は、測定時間下が経過した後の各線形論理回路74~76に保持されているデータをラッチして出力するためのものであり、並列入力直列出力型の30段のシフトレジスタによって構成されている。この転送用シフトレジスタ77は、転送用セット信号S、を受けると、各シフトレジスタ74a~76aの各段の出力データをラッチし、このラッチした30ビットのデータを転送用クロック信号C、を受ける毎に1ビットずつシリアル出力する。

【0128】なお、N個の転送用シフトレジスタ77、 ~77。は全体として直列に接続されていて、共通の転送用クロック信号C、でデータをシフトするので、N個の記憶変換回路73、~73。のデータは、N番目の転送用シフトレジスタ74。から1本のデータ線を介して読み出すことができる。

【0129】とのデータは、シリアルバラレル変換手段85によって30ビット単位毎に並列データに変換され、そのうちの第1~第9ビットが変換テーブル86に入力され、第10~第19ビットが変換テーブル87に入力され、第20~第30ビットが変換テーブル88に入力される。

【0130】変換テーブル86は、入力される9ビットのデータが初期データから何回遷移したかを表す値k。を各9ビットデータにそれぞれ対応して予め記憶しており、入力したデータに対応する値k。を出力する。

【0131】変換テーブル87は、入力される10ビットのデータが初期データから何回遷移したかを表す値 k。を各10ビットデータにそれぞれ対応して予め記憶しており、入力したデータに対応する値 k。を出力する。【0132】変換テーブル88は、入力される11ビットのデータが初期データから何回遷移したかを表す値 k。を各11ビットデータにそれぞれ対応して予め記憶しており、入力したデータに対応する値 k。を出力する。【0133】頻度演算手段68は、各変換テーブル86~88から出力される k。、k。、k。に対して前記同様の演算を順次行い、各記憶変換回路73、~73。毎の頻度データH(0)、H(1)、…、H(2"-1)

【0134】この頻度データメモリ69に記憶された頻 50 つのデータから選択したデータのヒストグラムの検出を

を求めて頻度データメモリ69に記憶する。

度データから、前記したように、交差率分布を算出する ことができる。

【0135】このように、シフトレジスタからなる線形帰還型の線形論理回路によってヒストグラムを検出しているので、従来のような多数桁のカウンタの遅延時間による制限がなくなり、極めて高い時間分解能で計測が行え、しかも、測定時間が終了したときに、各記憶変換回路から各転送用シフトレジスタへ全データをバラレルに移送して、全データを転送用シフトレジスタから読み出すようにしているから、各記憶変換回路がデータを移送した直後から次の測定を開始することができ、不感時間の無い完全に連続した測定が可能になる。このため、従来では定置的な測定が困難であった極めて稀に且つ短時間しか発生しないような妨害波についても定量的な測定が可能となる。

【0136】なお、図7において、点線Aで示しているように、最終段の転送用シフトレジスタ77。のシリアル出力を初段の転送用シフトレジスタ77。のシリアル入力に接続して、N個の転送用シフトレジスタ77。~77。を巡回的に接続することもできる。この場合には、任意の転送用シフトレジスタ77の出力をシリアルパラレル変換器85へ入力することができるので、回路素子の配置が容易となり、しかも、全データをシリアルパラレル変換器85へ転送した後でも、その全データを転送用シフトレジスタ内に保存しておくことができるので、データの再送要求に応えることができる。

[0137] 前記各実施形態では、データ遷移手段において、pビットのデータを分割していたが、高い振幅分解能は要求されるが時間分解能はそれほど要求されていない場合、即ち、pが小さくnが大きい場合には、変換テーブルの容量が少なくて済むので、p次原始多項式を用いてデータを遷移させるようにしてもよい。この場合でも、従来装置のようにカウンタの数を増加させるより実装上有利である。

【 0 1 3 8 】なお、前記実施形態では、R A Mのデータが2 6 ビット、3 0 ビットの例を説明したが、7 次原始多項式(1 + x¹ + x²)、9 次原始多項式(1 + x⁴ + x³)、10 次原始多項式(1 + x² + x¹¹)を用いれば、3 7 1 次原始多項式(1 + x² + x¹¹)を用いれば、3 7 ビットまでのデータの計数が可能となる。

【0139】また、詳述しないが、7次原始多項式($1+x^1+x^7$)に対応するシフトレジスタ回路および転送用シフトレジスタ回路の回路例を図9に示す。

【0140】また、前記実施形態では、A/D変換器から出力されるデータを単位遅延回路によって遅延して2つのデータを比較し、2種類のヒストグラムの検出を並行して行なっていたが、A/D変換器から測定時間中に出力された全てのデータをその出力順にメモリに一旦記憶してから、そのデータのヒストグラムの検出および2つのデータから選択したデータのヒストグラムの検出を

行なってもよい。

[0141]

【発明の効果】以上説明したように、本発明の交差率分布測定装置は、A/D変換器によってアナログの入力信号を所定の測定期間中に量子化したデータの各量子化レベル毎の出力頻度を第1のヒストグラム検出手段によって検出するとともに、A/D変換器から出力されたデータとその次のデータのうち、大きい方または小さい方のいずれか一方を定常的に選択し、その選択したデータの量子化レベル毎の出力頻度を第2のヒストグラム検出手10段によって検出し、これら検出した出力頻度に基づいて、入力信号の量子化レベル毎の交差率を算出している

21

【0142】とのように、A/D変換器の量子化ステップで振幅分解能が決まり、高い振幅分解能が要求される場合でも、回路規模が大きくならず、消費電力も小さくて済み、装置の携帯化も容易になる。

【0143】また、前記した2つのデータの間にある量子化レベルを逐次検出する方法とは違い、ヒストグラムに対して加減算を順番に行なうという極めて単純な処理 20で交差率を直接算出でき、演算時間による遅れが非常に少なくなる。

【図面の簡単な説明】

*【図1】本発明の測定原理を説明するための図


- 【図2】本発明の一実施形態のブロック図
- 【図3】一実施形態の動作を説明するための図
- 【図4】他の実施形態の要部のブロック図
- 【図5】図4の要部の構成を示すブロック図
- 【図6】図4の構成の動作を説明するための図
- 【図7】他の実施形態の要部のブロック図
- 【図8】図7の要部の構成を示すブロック図
- 【図9】7次原始多項式に対応したシフトレジスタ型の

10 回路図


- 【図10】従来装置の構成を示すブロック図
- 【図11】従来装置の動作を説明するための図 【符号の説明】
- 20 交差率分布測定装置
- 21 A/D変換器
- 22 单位遅延回路
- 23 第1のヒストグラム検出回路
- 24 データ選択回路
- 25 第2のヒストグラム検出回路
- 26 交差率演算部
- 27 第1の演算手段
- 28 第2の演算手段

*


[図4]




【図1】




【図2】






【図5】



【図6】

F	0	1	2		126	127	128		510	511	512		1022	1023	1024	 127×511×1023-1
		,				í	ı	· .	Γ.			Г		_		 · I
Κa	٥	1	2		126	٥	1		2	3	4		6	7	В	 126
Къ	0	ī	2.		126	127	128		5 0	o	ı		٥	1	2	 510
Кc	0	ı	2		126	127	128		510	6[[512		1022	0	1	 1022

【図8】



771 731 記憶を控回路 772 和送用シフトレジスタ 732 記憶を接回路 778 記憶を接回路 778 記憶を接回路

記憶定棒回路

87

89


[図7]

[図9]


69

頻度データメモリ


頻度演算手段




[図10]



【図11】





フロントページの続き

(72)発明者 篠塚 隆

宮城県仙台市青葉区南吉成6丁目6番地の

3 株式会社環境電磁技術研究所内

(72)発明者 細谷 晴彦

東京都港区南麻布五丁目10番27号 アンリッ株式会社内